module add1 (
    input logic a,
    input logic b,
    input logic ci,
    output logic s,
    output logic c0
);

assign s = a ^ b ^ ci;
assign c0 = (a & b) | (b & ci) | (ci & a);
    
endmodule